崗位職責:
1、負責相關通信、控制接口協議編寫、調試;
2、負責ISP算法研究、編寫、調試,最終在FPGA上實現;
3、負責已完成接口、算法模塊,按要求更改升級,時序優化;
4、與硬件、軟件人員共同完成開發工作,定位開發期間發現的問題,并處理;
5、編寫相關開發文檔
6、領導安排的其他工作
任職要求:
1、計算機、電子信息工程或相關專業優先;
2、了解Verilog HDL語言和Quartus、ISE或VIVADO、modelsim等軟 件;
3、了解UART、I2C、SPI、RS422/485、LVDS等接口的設計實現。了解DDR2,DDR3 的控制機制;
4、有視頻、圖像處理相關經驗,熟悉ISP圖像處理算法者優先;
5.責任心強、具有團隊合作精神、較強學習能力和獨立思考解決問題能力。
6.勇于承擔責任,愛崗敬業,遵紀守則,注重個人形象。
職位福利:五險一金、帶薪年假、彈性工作、定期體檢、周末雙休