崗位職責:?從事信號處理板硬軟件設計開發
任職要求:
1、計算機、通信、電子相關專業碩士研究生學歷;
?2、 精通VHDL或Verilog HDL語言,精通RTL代碼設計和算法驗證;
3、熟悉Altera或Xilinx FPGA開發流程(仿真,綜合,布局布線,時序分析),熟練使用相應的綜合、實現、仿真工具(包括第三方的Synplify Pro、ModelSim等);
4、能夠獨立負責開發、調試FPGA芯片;
5、具有良好的代碼風格,獨立編寫、仿真并實際調試過大規模的RTL代碼模塊;
6、良好的技術文檔編寫能力, 誠懇、踏實、認真、有良好的溝通能力和團隊合作。
7、良好的數字電路基礎。
職位福利:五險一金、績效獎金、交通補助、餐補、帶薪年假、定期體檢、節日福利、全額公積金