崗位職責：?1) 驗證流程和驗證方法要求進行編碼規則檢查、功能測試、性能測試、時序測試等，并編寫相應的輸出文檔； 2）根據規范編寫驗證需求，制定驗證計劃、策略和方案；?3) 負責對回歸測試進行驗證，并對驗證發現問題修改情況進行追蹤；?4) 負責對所參與項目進行評審和歸檔工作。 任職要求： 1) 熟悉FPGA產品開發流程，熟練掌握Verilog/System Verilog編程語言； 2) 熟練使用ISE、Vivado、Libero、Modelsim、Questasim等FPGA開發驗證工具； 3) 熟悉UVM系統級驗證平臺的搭建、驗證用例的開發與調試； 4) 熟悉Shell、Tcl腳本語言，具有后端時序基礎，熟悉靜態時序驗證方法的優先； 5) 通信/集成電路/電子/計算機/自動化控制相關專業，具有通信FPGA開發或驗證經驗優先； 6) 具備較強的溝通及需求理解能力。 職位福利：節日福利、不加班、績效獎金、年終分紅、股票期權、帶薪年假、彈性工作、員工旅游。