<noframes id="lx9dz"><form id="lx9dz"></form>
    <address id="lx9dz"></address>

          <em id="lx9dz"><span id="lx9dz"></span></em>
          <span id="lx9dz"></span>
          <noframes id="lx9dz"><form id="lx9dz"></form>
          <address id="lx9dz"></address>

          <noframes id="lx9dz">

            更新于 2月28日

            FPGA開發工程師

            1.5-3萬·14薪
            • 北京豐臺區
            • 3-5年
            • 本科
            • 全職
            • 招1人

            職位描述

            VHDLVerilog示波器嵌入式軟件開發DSP開發互聯網IT服務計算機軟件
            崗位職責: 1.負責設計產品FPGA的邏輯架構設計、代碼開發及仿真驗證; 2.負責設計產品的研制、調試、生產等工作; 3.協助硬件工程師進行芯片選型、FPGA及周邊原理圖設計等工作。 崗位要求: 1.通信、電子、無線電、自動化、雷達信號處理專業、導航控制專業; 2.熟悉數電、模電基本知識,熟練使用信號源、示波器等常用儀器; 3.具有1年以上FPGA基本的邏輯設計、時序設計、功能設計等綜合經驗,熟悉XILINX 或ALTERA FPGA 結構,熟悉FPGA開發流程,熟練掌握硬件描述語言Verilog或VHDL中的一種,熟練掌握FPGA開發及仿真工具; 4.熟悉FPGA架構和IO電氣特性,掌握時鐘、RAM、高速收發器以及常用IP核等資源的使用; 5.熟悉多數總線協議,如:EMIF、SPI、I2C、UART、PCI、USB、存儲器(如SRAM、SDRAM、DDR)控制總線等; 6.熟悉數字信號處理、信號調制解調等相關知識,并有相關經驗; 7.具有一定硬件基礎,熟悉FPGA、DSP和ARM協同工作設計經驗者優先;熟悉嵌入式軟件開發,具有ARM/DSP開發經驗者優先; 8.有多路ADC同步采樣、中頻數字信號處理、高速數據傳輸設計和實現經驗優先; 9.從事過水聲信號處理、衛星導航接收機、雷達信號處理或算法開發者優先; 10.工作積極主動,能夠團結同事,實事求是,具有良好的溝通表達能力。
            職位福利:五險一金、交通補助、通訊補助、帶薪年假、包吃、績效獎金、周末雙休、定期體檢

            獎金績效

            技術人員獎金包為0-6個月月薪,具體按績效及工作業績確定

            工作地點

            北京豐臺區望園路附近金時大廈6層

            職位發布者

            王女士/人力

            三日內活躍
            立即溝通
            公司Logo北京國信智科科技有限公司
            國信智科是國家級高新技術企業,主要從事自動化控制、傳感物聯、模擬訓練、電源及水下特種設備的研制與生產,主要客戶包括航空、航天、船舶、中科院等行業領域的總體科研院所。公司具備從事相關業務的各項體系認證與軍工資質。國信智科總部設在北京,目前在南京設有分公司。
            公司主頁
            天天综合色天天综合网