崗位內容:
1. 設計基于FPGA和單片機的數字信號處理電路原理。
2. 編寫Verilog HDL代碼,進行模擬仿真、綜合和布局布線。
3. 完成FPGA驗證測試,并發現并解決設計問題。
4. 實現FPGA設計規格書,包括架構、設計、實現和驗證。
任職要求:
1. 精通數字電路設計和FPGA設計流程。
2. 具有豐富的HDL編程經驗,熟練使用Verilog HDL語言。
3. 對數字信號處理和FPGA設計算法有深入了解。
4. 熟悉EDA工具鏈,如Vivado、Quartus等。
5. 有良好的溝通、團隊協作能力和問題解決技巧。
6. 本科及以上學歷,專業是電子、通信、計算機或相關領域。
職位福利:交通補助、餐補、五險一金、績效獎金、高溫補貼、通訊補助、不加班、全勤獎 職位亮點:雙休、節假日正常放。