主要工作內容與職責:
1.使用verilog編寫RTL級代碼,并完成仿真驗證;
2.協助進行數字模塊的芯片綜合,時序分析及后仿真;
3.協助搭建FPGA測試平臺進行芯片級測試驗證
4.完成模塊定義及文檔編寫;
任職要求:
1.電子工程/微電子/通信/計算機科學相關專業,碩士及以上學歷,IC設計3年以上工作經驗;
2.精通Verilog語言,具有扎實的數字邏輯設計基礎;
3.熟悉基于ARM CPU的SOC架構;
4.熟悉AMBA/AHB/APB/AXI協議;
5.了解前端流程, 包括綜合, 時序收斂;
6.有以下設計經驗的優先考慮:USB/WIFI/Bluetooth/Video processor/Graphic processor/Image processor/Display controller
職位福利:五險一金、補充醫療保險、定期體檢、工作居住證、績效獎金、帶薪年假、彈性工作