1、主流大學本科及以上學歷,數字電路設計相關專業畢業或有通信基帶相關從業經驗,具有扎實的數字電路和模擬電路理論基礎;
2、精通數字電路設計,有過FPGA開發經驗的優先;
3、熟悉vivado等仿真調試軟件,善于調試硬件電路與查找問題;
4、負責原理圖設計,板卡調試,負責硬件研發穿透式責任;
5、熟悉基于FPGA的數字預處理軟件設計,需要用VHDL,verilog編寫底層驅動代碼,了解常用接口的驅動設計;
6、有高速ADC及DAC開發經驗者優先
7、性格開朗,思路清晰,表達清晰,善于技術交流,具備良好的文檔習慣。
8、定居南京。
福利待遇:
五險一金;帶薪休假;周期性團建
上班時間:
8:30至17:30