崗位職責： 1、參與基于工藝節點(180nm、65nm)的時鐘芯片的接口及控制電路設計、流片和驗證; 2、工作內容包含各種接口協議，SPI/I2C，SMBus等，時鐘芯片內部控制電路的架構、設計和優化，完成RTL、算法實現、數字邏輯設計，參與數字后端設計，確定設計需求、編寫設計文檔并完成代碼實現，參與芯片開發全流程; 3、設計測試電路，能通過FPGA或單片機搭建測試平臺，并協助完成相應的芯片測試工作； 4、參與芯片需求評審，tape out評審以及各流程技術節點評審。 任職資格： 1、集成電路、微電子、計算機、電子工程、通信等理工類相關專業，本科及以上學歷，有相關的項目經驗; 2、熟悉IC開發流程，邏輯思維強，具備扎實的異步時序數字電路理論基礎，具備一定RTL代碼編寫和綜合經驗、FPGA或ASIC實踐經驗； 3、熟練掌握Verilog/SystemVerilog語言，熟悉腳本語言(Cshell/makefile/Perl/Python等)，熟練使用EDA工具(NC/VCS/Verdi/Spyglass/DC/ICC等)，熟悉VMM/UVM； 4、有FPGA開發經驗或者IC流片項目經驗者優先，熟悉數字后端設計，有后端設計經驗者優先； 5、有學習新的相關技術和工具的熱情，具有邏輯和創造性的思維能力，具有英語交流能力，溝通和解決問題的能力; 6、做事嚴謹，基礎扎實，積極，主觀能動性強，有責任心事業心，良好的價值觀，良好的團隊協作能力。