崗位職責： 1、負責系統高速通信接口數字邏輯設計與驗證； 2、負責圖像處理及控制算法硬件加速模塊設計與驗證； 3、負責高速信號處理相關軟硬件開發技術文檔編制； 4、負責高速信號處理相關預研項目申報與執行； 5、負責高速信號處理相關產品單機調試，并配合系統集成調試。 任職要求： 1、精通基于Verilog HDL的數字邏輯設計與開發； 2、具有用于高速信號傳輸與處理的電路板設計與優化經驗； 3、了解高速信號處理常用電子元器件選型； 4、了解基于PS端的應用程序開發； 5、具有良好的團隊協作意識及抗壓能力。