崗位職責:
1、SoC芯片的RTL設計和驗證;
2、RTL綜合、形式驗證、靜態時序分析、門級仿真;
3、協助物理設計人員進行時序優化、版圖設計;
4、負責或協助完成模塊級、系統級測試方案;
5、撰寫設計說明、使用說明、測試報告等文檔。
任職要求:
1、計算機、電子科學技術、通信等專業本科或以上學歷;
2、有扎實的數字電路基礎,3年或以上IC設計或驗證工作經驗;
3、具備一定的結構、算法設計實現能力;
4、熟練運用Verilog或System Verilog語言進行IC設計與驗證;
5、熟練使用常用的 Cadence/Synopsys EDA工具;
6、具備良好的英語閱讀、資料查閱能力;
7、工作積極主動、踏實認真,學習能力強,具有較強的團隊意識和溝通能力。
職位福利:五險一金、績效獎金、股票期權、加班補助、餐補、帶薪年假、節日福利