<noframes id="lx9dz"><form id="lx9dz"></form>
    <address id="lx9dz"></address>

          <em id="lx9dz"><span id="lx9dz"></span></em>
          <span id="lx9dz"></span>
          <noframes id="lx9dz"><form id="lx9dz"></form>
          <address id="lx9dz"></address>

          <noframes id="lx9dz">

            更新于 4月22日

            高速接口集成與驗證工程師

            2.5-3萬·14薪
            • 北京海淀區
            • 1-3年
            • 碩士
            • 全職
            • 招1人

            職位描述

            模塊級驗證子系統級驗證SoC芯片DDR芯片VerdiSynopsysAMBAPCIEVerilog HDLSV語言電子/半導體/集成電路
            負責設計、集成和驗證UCIe/PCIe接口的硬件和軟件解決方案,以確保與我們產品的兼容性和性能。與硬件工程師、軟件工程師和系統架構師緊密合作,確保UCIe/PCIe接口的高效和穩定運行。 崗位職責: 1.負責UCIe/PCIe接口的硬件設計和集成,包括信號完整性和電源管理。 2.開發和維護UCIe/PCIe接口的測試計劃和驗證流程。 3.使用硬件描述語言(如Verilog或VHDL)進行UCIe/PCIe接口的模擬和驗證。 4.與軟件團隊合作,確保UCIe/PCIe驅動程序與硬件的兼容性和性能。 5.編寫和維護UCIe/PCIe接口的集成和驗證文檔。 6.跟蹤最新的UCIe/PCIe標準和技術,確保產品設計的前瞻性和競爭力。 7.與供應商和合作伙伴協調,確保UCIe/PCIe組件的質量和性能。 8.解決UCIe/PCIe接口在開發和生產過程中遇到的問題。 任職要求: 1.電子工程、計算機工程或相關領域的碩士或以上學位。 2.至少2年的UCIe/PCIe/DDR/D2D等高速接口設計和驗證經驗。 3.熟悉UCIe/PCIe/D2D等協議和架構,包括數據傳輸、錯誤處理和電源管理。 4.有使用硬件描述語言(如Verilog或VHDL)進行設計和模擬的經驗。 5.熟悉硬件測試和驗證工具,如示波器、邏輯分析儀和仿真軟件。 6.良好的分析和解決問題的能力,能夠在快節奏的環境中工作。 7.良好的溝通和團隊合作能力。

            工作地點

            北京海淀區雙清大廈

            職位發布者

            唐凱蓮/HRM

            當前在線
            立即溝通
            公司Logo湃方科技(蘇州)有限責任公司
            湃方科技是一家專注于賦能傳統工業智能化升級的高科技領軍企業,公司創始團隊來自于清華大學,擁有全球領先的人工智能芯片技術和行業領先的人工智能算法技術。湃方科技從物聯網終端、核心算法、智能管理云平臺三個層面展開創新,為設備制造商打造了一套完整的設備智能化升級系統及其管理平臺,包括基于智能邊緣計算的無線智能監測節點、基于人工智能的設備預測性維護算法引擎、端云協同的智能工業設備管理云平臺,可以有效地解決客戶從設備數據采集到數據智能分析、再到設備狀態展示的需求,為工業企業提供設備智能化管理及輕松上云的服務。
            公司主頁
            天天综合色天天综合网