二、任職要求 （一）教育背景 ? 電子工程、通信工程、計算機科學與技術等相關專業，碩士及以上學歷。 （二）工作經驗 ? 具有3年以上 FPGA 開發經驗；優秀應屆畢業生，有豐富項目經驗者也可考慮。 （三）專業技能 1. 精通 Verilog 或 VHDL 硬件描述語言，能夠熟練進行 FPGA 邏輯設計和代碼編寫，具備良好的代碼風格和編程習慣。 2. 熟悉至少一款主流 FPGA 開發工具，如 Xilinx ISE、Vivado 或 Altera Quartus II 等，掌握從設計輸入到下載驗證的全流程操作。 3. 深入理解 FPGA 的架構和工作原理，熟悉 FPGA 的資源分配、時序約束、布局布線等相關知識，能夠進行有效的時序分析和優化。 4. 具備數字電路基礎知識，熟悉常用的數字電路模塊，如計數器、寄存器、狀態機等設計與實現；了解模擬電路基礎知識，能夠處理簡單的模擬信號接口。 5. 掌握常見的通信協議，如 SPI、I2C、UART、Ethernet、PCIe 等，并具備在 FPGA 上實現這些通信協議的經驗。 （四）項目經驗 ? 有實際的 FPGA 項目開發經驗，能夠獨立承擔模塊設計和調試工作，熟悉項目開發流程；具備在fpga搭建通信系統和神經網絡者優先考慮。 （五）能力素質 1. 具備較強的問題解決能力和調試能力，能夠快速定位和解決 FPGA 開發過程中出現的各種問題。 2. 良好的團隊合作精神和溝通能力，能夠與跨部門團隊有效協作，共同推進項目進展。 3. 具有較強的學習能力和自我驅動力，能夠快速掌握新技術和新知識，適應不斷變化的工作需求。 4. 工作認真負責，注重細節，具備較強的責任心和抗壓能力 ，能夠在規定時間內高質量完成工作任務。